设为首页 | 加入收藏夹

八文网 - 汇聚八方文档 - 做最优秀的免费文档下载网站

通信原理实验

文档类型：

Adobe Acrobat PDF 文档文档大小：496.7KB

通信原理实验孝感学院电工电子实验教学中心二00六年四月目录实验一数字信号源实验实验二调制实验实验三2ASK,2FSK数字解调实验实验四载波提取实验实验五2DPSK数字解调实验实验六全数字锁相环与位同步实验实验七模数混合锁相环与位同步时钟恢复实验实验八帧同步实验实验九数字基带通信系统实验实验十2DPSK,2FSK通信系统实验[实验目的]
1. 了解单极性码、双极性码、归零码、不归零码等基带信号波形特点.
2. 了解NRZ,FS,BS的波形对应关系.
3. 了解NRZ码的帧结构特点.
[实验内容]
1. 用示波器观察单极性非归零码(NRZ),FS,BS信号.
2. 用示波器观察NRZ码与FS的对应波形.
3. 用示波器观察NRZ,BS,FS的输出波形,并分析帧结构.
4. 对CPLDFPGA进行编程,自行设计8位、16位伪随机码发生器.
[实验原理]本实验使用数字信源模块.
1. 数字信源本模块是整个实验系统的发终端,其原理方框图如图1-1及实验箱面膜所示.本单元产生NRZ信号,信号码速率约为170.5KB,帧结构如图1-2所示.帧长为24位、其中首位无定义、第2位到第8位是帧同步码(7位巴克码另外16位为2路数据信号,每路8位.此NRZ信号为集中插入帧同步码时分复用信号.发光二极管亮状态表示1码、熄状态表示0码.
本模块有以下测试点及输入输出点:CLK 时钟信号测试点BS 信源位同步信号输出点测试点FS 信源帧同步信号输出点测试点NRZ NRZ信号输出点测试点图1-3为数字信源模块的电原理示意图(整个电路在实验系统中实际通过FPGA芯片来实现).图1-1中各单元与图1-3中的元器件对应关系如下:晶振晶体分频器计数器
并行码产生器K3,K2,K1:8位手动开关,从左到右依次与帧同步码、数据1,数据2相对应;发光二极管左起分别与一帧中的24位代码相对应八选一8位数据选择器三选一8位数据选择器倒相器非门抽样D触发器并行码产生器八选一八选一八选一分频器三选一NRZ抽样晶振FS倒相器图1-1 数字信源方框图010×0111××××××××××××××××数据2数据1帧同步码无定义位图1-2 帧结构下面对分频器,八选一及三选一等单元作进一步说明.
(1)分频器分频器一进行13分频,输出信号频率为341kHz.在这里、分频器一是一个4位二进制加计数器,预置在3状态.分频器二完成÷2,÷4,÷8,÷16运算,输出BS,S1,S2,S3等4个信号.BS为位同步信号,频率为为3个选通信号,频率分别为BS信号频率的12,14和18.在这里分频器二是一个4位二进制加减计数器,当CPD= PL =1,MR=0时,可在Q0,Q1,Q2及Q3端分别输出上述4个信号.分频器三是一个二一十进制加计数器,预置在7状态、完成÷3运算,在Q0和Q1端分别输出选通信号S4,S5,这两个信号的频率相等、等于S3信号频率的13.
分频器输出的S1,S2,S3,S4,S5等5个信号的波形如图1-4(a)和1-4(b)所示.
(2)八选一采用8路数据选择器,它内含了8路传输数据开关,地址译码器和三态驱动器,其真值表如表1-1所示.三个8路数据选择器的地址信号输入端并连在一起并分别接S1,S2,S3信号,它们的8个数据信号输入端分别K1,K2,K3输出的8个并行信号连接.由表1-1可以分析出它们输出信号都是码速率为170.5KB,以8位为周期的串行信号.
3 图1-3 数字信源原理示意图(3)三选一三选一电路原理同八选一电路原理.S4,S5信号分别输入到数据选择器的地址端,三个8路数据选择器输出的3路串行信号分别输入到三选一电路的数据端,输出端即是一个码速率为170.5KB的2路时分复用信号,此信号为单极性不归零信号(NRZ).
图1-4 分频器输出信号波形(4)倒相与抽样图1-1中的NRZ信号的脉冲上升沿或下降沿比BS信号的下降沿稍有点迟后.在实验二的数字调制单元中、有一个将绝对码变为相对码的电路,要求输入的绝对码信号的上升沿及下降沿与输入的位同步信号的上升沿对齐,而这两个信号由数字信源提供.倒相与抽样电路就是为了满足这一要求而设计的,它们使NRZ-OUT及BS-OUT信号满足码变换电路的要求.
表1-1 8路数据选择器真值表CBA INH DISZΦΦΦ100ΦΦΦΦ1 高阻
5 FS信号可用作示波器的外同步信号,以便观察2DPSK等信号.FS信号,NRZ-OUT信号之间的相位关系如图1-5所示、图中NRZ-OUT的无定义位为
0,帧同步码为数据1为数据2为FS信号的低电平,高电平分别为4位和8位数字信号时间,其上升沿比NRZ-OUT码第一位起始时间超前一个码元.
帧同步码数据1数据2图1-5 FS,NRZ-OUT波形[实验步骤]
1. 熟悉信源模块的工作原理.
2. 打开交流电源开关及该模块电源开关,用示波器观察数字信源模块上的各种信号波形. 用FS作为示波器的外同步信号,进行下列观察:
(1) 示波器的两个通道探头分别接NRZ和BS,对照发光二极管的发光状态、判断数字信源单元是否已正常工作(1码对应的发光管亮,0码对应的发光管熄);
(2) 用K1产生代码××为任意代码为7位帧同步码)、K2,K3产生任意信息代码、观察本实验给定的集中插入帧同步码时分复用信号帧结构,和NRZ码特点.
3. 在掌握本实验电路原理的前提下,自行设计出一个8位及16位伪随机码产生电路, 下载到CPLD\FPGA中、用示波器观察输出波形.(具体设计方法这里不细述,有例程参考.)
[实验报告要求]
根据实验观察和纪录回答:不归零码和归零码的特点是什么[实验仪器及用具]RC-TX-IV型实验系统,20MHz示波器.
1. 掌握绝对码、相对码概念及它们之间的变换关系.
6
2. 掌握用键控法产生信号的方法.
3. 掌握相对码波形与2PSK信号波形之间的关系,绝对码波形与2DPSK信号波形之间的关系.
4. 了解信号的频谱与数字基带信号频谱之间的关系.
1. 用示波器观察绝对码波形,相对码波形.
2. 用示波器观察信号波形.
3. 用频谱仪观察数字基带信号频谱及信号的频谱.
本实验使用数字信源模块和数字调制模块.信源模块向调制模块提供位同步信号和数字基带信号(NRZ码).调制模块将输入的NRZ绝对码变为相对码、用键控法产生信号.
(A) 二进制数字调制原理
一、2ASK tcoscωNRZ模拟法键控法电子开关eo10信息代码2ASKcos)(R
τωτωττωττωωτ= =
1)f(Pcscseo =式中Ps(f)为m(t)的功率密度
7 谱零点带宽B=2fs=2RB发滤波器最小带宽可为fs(理论值)也可将基带信号处理后再进行2ASK调制
二、2FSK 键控法2FSK
1 式中)(1fps是m(t)的功率谱,)(2fps是)(tm的功率谱当p(1)=p(0)时 2FSK信号测试点输出点、VP-P>0.5V2ASK 2ASK信号测试点、VP-P>0.5V图2-1中晶体振荡器与信源共用,位于信源单元、其它各部分与图2-2中的
主要元器件对应关系如下:÷8 计数器÷2 D触发器滤波器A 运放,调谐回路滤波器B 运放,调谐回路码变换D触发器;异或门2ASK调制三路二选一模拟开关2FSK调制三路二选一模拟开关2DPSK(2PSK调制) 三路二选一模拟开关放大器三极管射随器三极管将晶振信号进行8分频,滤波后,得到2ASK的载频554KHz.放大器的发射极和集电极输出两个频率相等、相位相反的信号,这两个信号就是2PSK,2DPSK的两个载波,2FSK信号的两个载波频率分别为晶振频率的12和14,也是通过分频和滤波得到的.
下面重点介绍波形与信息代码的关系如图2-3所示.
图2-3 2PSK,2DPSK波形
12 图中假设码元宽度等于载波周期的1.5倍.2PSK信号的相位与信息代码的关系是:前后码元相异时,2PSK信号相位变化180°,相同时2PSK信号相位不变,可简称为异变同不变.2DPSK信号的相位与信息代码的关系是:码元为1时,2DPSK信号的相位变化180°.
码元为0时,2DPSK信号的相位不变,可简称为1变0不变.应该说明的是,此处所说的相位变或不变,是指将本码元内信号的初相与上元内信号的末相进行比较、而不是将相邻码元信号的初相进行比较.实际工程中、2PSK或2DPSK信号载波频率与码速率之间可能是整数倍关系也可能是非整数倍关系.但不管是那种关系,上述结论总是成立的.本单元用码变换2PSK调制方法产生2DPSK信号,原理框图及波形图如图2-4所示.
相对于绝对码AK,2PSK调制器的输出就是2DPSK信号,相对于相对码、2PSK调制器的输出是2PSK信号.图中设码元宽度等于载波周期,已调信号的相位变化与AK,BK的关系当然也是符合上述规律的,即对于AK来说是1变0不变关系,对于BK来说是异变同不变关系,由AK到BK的变换也符合1变0不变规律.图2-4中调制后的信号波形也可能具有相反的相位、BK也可能具有相反的序列即
00100,这取决于载波的参考相位以及异或门电路的初始状态. 2DPSK通信系统可以克服上述2PSK系统的相位模糊现象,故实际通信中采用2DPSK而不用2PSK(多进制下亦如此,采用多进制差分相位调制MDPSK),此问题将在数字解调实验中再详细介绍.2PSK调制图2-4 2DPSK调制器2PSK信号的时域表达式为式中m(t)为双极性不归零码BNRZ,当0,1等概时m(t)中无直流分量,S(t)中无载频分量,2DPSK信号的频谱与2PSK相同.
13 2ASK信号的时域表达式与2PSK相同、但m(t)为单极性不归零码NRZ,NRZ中有直流分量,故2ASK信号中有载频分量.2FSK信号(相位不连续2FSK)可看成是AK与AK调制不同载频信号形成的两个2ASK信号相加.时域表达式为式中m(t)为NRZ码.fc-fs fc fcfs ffc-fs fc fcfsf2FSK图2-5 信号功率谱设码元宽度为Ts,fS=1Ts在数值上等于码速率的功率谱密度如图2-5所示.可见、的功率谱是数字基带信号m(t)功率谱的线性搬移,故常称为线性调制信号.多进制的信号的功率谱与二进制信号功率谱类似.本实验系统中m(t)是一个周期信号,故m(t)有离散谱,因而也具有离散谱.
1. 熟悉数字信源单元及数字调制单元的工作原理.
2. 连线:数字调制单元的分别连至信源单元CLK,BS,NRZ.
打开交流电源开关和两模块的电源开关.
3. 用数字信源模块的FS信号作为示波器的外同步信号,示CH1接AK,CH2接BK,信源模块的K1,K2,K3置于任意状态(非全0),观察AK,BK波形,总结绝对码至相对码变换规律以及从相对码至绝对码的变换规律.
4. 示波器CH1接2DPSK,CH2分别接AK及BK,观察并总结2DPSK信号相位变化与绝对码的关系以及2DPSK信号相位变化与相对码的关系(此关系即是2PSK信号相位变
14
化与信源代码的关系).注意:2DPSK信号的幅度可能不一致,但这并不影响信息的正确传输.
5. 示波器CH1接AK,CH2依次接2FSK和2ASK;观察这两个信号与AK的关系(注意1码与0码对应的2FSK信号幅度可能不相等、这对传输信息是没有影响的).
6. 用频谱议观察信号频谱(条件不具备时不进行此项观察).
应该注明的是:由于示波器的原因,实验中可能看不到很理想的2FSK,2DPSK波形.
1. 设绝对码为全1,全0或求相对码.
2. 设相对码为全1,全0或求绝对码.
3. 设信息代码为载频分别为码元速率的1倍和1.5倍、画出2DPSK及2PSK 信号波形.
4. 总结绝对码至相对码的变换规律,相对码至绝对码的变换规律并设计一个由相对码至绝对码的变换电路.
5. 总结2DPSK信号的相位变化与绝对码的关系以及2DPSK信号的相位变化与相对码的关系(即2PSK的相位变化与信息代码之间的关系).RC-TX-IV型实验系统,20MHz通用示波器.
1. 掌握2ASK过零检测解调原理.
2. 掌握2FSK过零检测解调原理.
1. 用示波器观察2ASK过零检测解调器各点波形.
2. 用示波器观察2FSK过零检测解调器各点波形.
[基本原理]
(A)2ASK解调(1)包络检波
15 实际系统中x(t)迟后于eo(t),进行数学抽象时认为系统是物理不可实现的,是否有码间串扰决定于滤波器和信道的频率特性.LPF用来滤除高频,一般对码间串扰无影响.
(2)相干解调BPF整流LPF抽样判决位同步器cp(tBPF LPF抽样判决载波同步间串扰
16 r(t)与(1)中不同、有正,负值,其它同(1)
(B)2FSK解调(1) 包络检波
条件:s2c1cf2|ff> . 判决准则:1(1)相干解调判决准则同(1)
(2)过零检测波形图见P134图6-7,但还要对f(t)进行样判决处理.
判决准则:1BPF1BPF2整流LPF位同步抽样判决fc1fc2LPFg限幅微分整流单稳低通抽样判决abcdefAB(C)电路原理
2FSK信号的解调方法有:包络括检波法,相干解调法,鉴频法,过零检测法等.
单稳1单稳相加器低通滤波器整形抽样器
1 抽样判决器图3-1 2FSK过零检测解调本实验采用过零检测法解调2FSK信号.图3-1,图3-2分别为解调器的方框图和电原理图.2FSK解调模块上有以下测试点及输入输出点:2FSK-IN 2FSK信号输入点测试点FD 2FSK过零检测输出信号测试点LPF 低通滤波器输出点测试点CM 整形输出测试点BS-IN 位同步信号输入点AK-OUT 解调输出信号的输出点测试点2FSK解调器方框图中各单元与电路图中元器件对应关系如下:
整形1 U34: A:反相器74HC04
单稳1,单稳2 U35:单稳态触发器74LS123
相加器U36:或门74LS32
低通滤波器U37:运算放大器LM318;若干电阻,电容
整形2 U34:B:反相器74HC04
抽样器U38:A:双D触发器7474在实际应用的通信系统中、解调器的输入端都有一个带通滤波器用来滤除带外的信道白噪声并确保系统的频率特性符合间串扰条件.本实验系统中为简化实验设备,发端即数字调制的输出端没有带通滤波器,信道是理想的,故解调器输入端就没加带通滤波器.
2FSK解调器工作原理及有关问题说明如下:图3-3为2FSK过零检测解调器各点波形示意图,图中设1码载频等于码速率的两倍、0码载频等于码速率.
18 图3-2 2FSK解调器
19 图3-3 2FSK过零检测解调器各点波形示意图整形1和整形2的功能与比较器类似,在其输入端将输入信号叠加在2.5V上.74HC04的状态转换电平约为2.5V,可把输入信号进行硬限幅处理.整形1将正弦2FSK信号变为TTL电平的2FSK信号.整形2和抽样电路共同构成一个判决电平为2.5V的抽样判决器.
单稳1,单稳2分别被设置为上升沿触发和下降沿触发,它们与相加器一起共同对TTL电平的2FSK信号进行微分,整流处理.LPF不是TTL电平信号且不是标准的非归零码、必须进行抽样判决处理.U34对抽样判决输出信号进行整形.必须说明一点、2FSK解调的信号码不能为全0或全1,否则抽样判决器不能正常工作.本实验使用数字信源模块,数字调制模块,载波同步模块及2FSK解调模块,它们之间的信号连结方式如图3-4所示.实际通信系统中、解调器的位同步信号来自位同步提取单元.
本实验中这个信号直接来自数字信源.在做2FSK解调实验时则送到2FSK解调单元.
数字信源数字调制2FSK解调2DPSK解调图3-4 数字解调实验连接图
1. 按图3-4将五个模块的信号输出、输入点连在一起.打开交流电源开关和各使用模块的电源开关.
20
2. 检查数字信源模块,数字调制模块及载波同步模块是否已在工作正常、使载波同步模块提取的相干载波CAR-OUT与2DPSK信号的载波CAR同相(或反相).
3. 2FSK解调实验示波器探头CH1接数字调制单元中的AK,CH2分别2FSK解调单元中的FD,LPF,CM及AK-OUT,观察2FSK过零检测解调器的解调过程(注意:低通及整形2都有倒相作用).LPF的波形应接近图3-3所示的理论波形.设信息代码为FSK的两个载频分别为码速率的四倍和两倍、根据实验观察得到的规律,画出2FSK过零检测解调器输入的2FSK波形及FD,LPF,AK波形(设低通滤波器及整形2都无倒相作用).
1. 复习模拟锁相环的工作原理,以及环路的锁定状态、失锁状态、同步带,捕捉带等基本概念.
2. 掌握用平方环法从2DPSK信号中提取相干载波的原理及模拟锁相环的设计方法.
3. 了解相干载波相位模糊现象产生的原因. 用平方环法从2DPSK信号中提取载波同步信号,观察相位模糊现象.
(A) 原理说明对模拟已调信号和数字已调信号进行相干解调时,需要从接收信号中提取相干载波.
一、载波同步方法当己调信号频谱中有载频离散谱成分时可用窄带带通滤波器或锁相环来提取相干载波,若载频附近的连续谱比较强则提取的相干载波中有较大的相位抖动.下面介绍当已调信号中不含有载波离散谱时,如何提取相干载波.
1. 插入导频法可在抑制载波双边带信号中插入导频,也可以在单边带信号中插入导频.
当基带信号是模拟话音信号时,由于话音最低频率为300Hz,故DSB信号频谱图中、在载频fc附近无连续谱,有利于插入导频.当基带信号是数字信号时,必须进行相关编码变换(如第Ⅳ类,第Ⅴ类部分响应)再进行DSB调制(如PSK).插入导频法的发端方框图,收端方框图及插入导频后DSB信号频谱如下图所示.
(=
插入正交导频的目的:收端相乘器的输出V(t)中无直流.也可以插入同相导频,低通滤波器中加入隔直电容即可.插入导频信号的功率应比较小,否则就成为AM信号了.VSB信号一般在电视中采用,常用包络检波法解调.
1.直接法介绍如何从2PSK信号中直接提取相干载波.
⑴平方变换法发方框sinωct(正交导频)90o相移相加带通收方框低通带通fc窄带带通fC导频频谱2PSK信2fc窄带带通平方二分频二分频产生相模糊现象
⑵平方环法一般采用模拟环,uo(t) 超前于ui(t) 中的2fc成分90°,二分频,移相后得到cosωct或
⑶同相正交环(Costas环)edUuθ2sin7= 此即为环路的鉴相特性上式中、Um,Ud为乘法器引起的信号幅度变化,当VCO的固有振荡频率与2PSK的载频非常接近且环路增益很高时,环路锁定后πθ或0=e,tttuccωωcoscos)(1 =或.可见用同相正交环提取的载波也存在相位模糊现象.环路锁定后,)(5tmtmtu-或,考虑到噪声等因素,应对u5(t)进行抽样判决以再生数字基带信号.从4PSK信号中提取相干载波的方法与2PSK相似,可用四次方变换,四次方环及四相Costas环.用Costas环提取相干载波时,环路的工频率等于信号载频,用其它方法时电路工作频率等于信号载频的二倍或四倍.
二、载波同步系统的性能
1. 同步误差2PSK信号ui(tPD LFVCO平鉴相器环路滤波器压控振荡器二分频移相低通ui900移相
23 理想相干载波tcωcos与接收机输入信号载波同频同相.实际相干载波为)(costtncθω为稳态相差,由固有频差(锁相环VCO的固有频率或振荡回路中心频率与载频之差)产生的.θn(t)为随机相差,由噪声产生.减小带通滤波器带宽(增大Q值),可减小随机相差,但增加稳态相差.减小环路自然谐振频率可减小随机相差,增大环路增益可减小稳态相差.
2.同步建立时间ts和同步保持时间tc
tc:载波同步器的输入信号丢失后,相干载波与输入信号载波之间的相位误差小于某一范围所需要的时间.减小带通滤波器的Q值,可减小ts但tc也减小.增大锁相环的自然谐振频率,可减小ts但tc也减小.
三、载波相位误差对解调性能的影响
1. 模拟通信
输出信号功率θοtms=输出噪声功率)(
122222 可见载波相位误差使解调输出信号功率减小但不改变噪声功率即输出信噪比下降.同理可证明,在AM解调中、载波相位误差也使输出信噪比下降.设ttm =cos)(,上边带信号为t)cos( ω、则相干解调输出信号为coscos
1)(tttmo ,第一项与m(t)成正比、但相位误差使信号功率下降.第二项与原信号正交,使基带信号产生畸变且θ越大畸变越大.与DSB系统一样,相位误差并不改变SSB解调器的输出噪声功率,因此载波相位误差使SSB解调器的输出信噪比下降且信号畸变.在VSB相干解调中也有上述现象发生.BPF LPF
1. 数字通信显然,抽样判决器输入信噪比变化规律同模拟通信,故误码率增大.2PSK系统误码率为)cos2(θrQPe= 相干解调)cos(θoenEQP= 最佳相干接收机(B) 电路设计原理常用平方环或同相正交环(科斯塔斯环)从2DPSK信号中提取相干载波.本实验用平方环,其原理方框图及电原理图如图4-1,图4-2所示.平方鉴相器环路滤波器压控振荡器放大÷2移相器VCOCAR -OUTMU Ud2DPSK-IN图4-1 载波同步方框图
本模块上有以下测试点及输入输出点:2DPSK-IN 2DPSK信号输入点MU 平方器输出测试点、VP-P>1VVCO2 VCO2输出信号测试点、VP-P>0.2VVCO VCO输出信号测试点、VP-P>0.2VUd 鉴相器输出信号测试点CAR-OUT 相干载波信号输出点测试点图4-1中各单元与图4-2中的主要元器件的对应关系如下:平方器模拟乘法器MC1496鉴相器锁相环CD4046环路滤波器锁相环CD4046压控振荡器锁相环CD4046÷2 D触发器74HC74移相器单稳态触发器74LS123滤波器电感L2;电容C50下面介绍模拟锁相环原理及平方环载波同步原理.
25 图4-2 载波同步电原理图
26 锁相环由鉴相器(PD),环路滤波器(LF)及压控振荡器(VCO)组成,如图4-3所示.
PDLFVCOuo(t)图4-3 锁相环方框图模拟锁相环中、PD是一个模拟乘法器,LF是一个有源或无源低通滤波器.锁相环路是一个相位负反馈系统,PD检测ui(t)与uo(t)之间的相位误差并进行运算形成误差电压ud(t),LF用来滤除乘法器输出的高频分量(包括和频及其他的高频噪声)形成控制电压uc(t),在uc(t)
的作用下,uo(t)的相位向ui(t)的相位靠近.设ui(t)=Uisin[ωitθ[ωitθo(t),则ud(t)=Udsinθe(t),θe(t)=θi(t)-θo(t),故模拟锁相环的PD是一个正弦PD.设为LF的传输算子,VCO的压控灵敏度为K o,则环路的数学模型如图4-4所示.
UdsinF(P)PKo-图4-4 模拟环数学模型当πθ≤te时,ededUtUθθ=)(sin,令Kd=Ud为PD的线性化鉴相灵敏度,单位为Vrad,则环路线性化数学模型如图4-5所示.KdF(P)图4-5 环路线性化数学模型由上述数学模型进行数学分析,可得到以下重要结论:当uI(t)是固定频率正弦信号(θI(t)为常数)时,在环路的作用下,VCO输出信号频率可以由固有振荡频率ωo(即环路无输入信号,环路对VCO无控制作用时VCO的振荡频率),变化到输入信号频率ωI,此时θo(t)也是一个常数,ud(t),uc(t)都为直流.我们称此为环路的锁定状态.定义ωo=ωI-ωo为环路固有频差, ωp表示环路的捕捉带, ωH表示环路的同步带,模拟锁相环中ωp< ωH.当| ωo< ωP时,环路可以进入锁定状态.当| ωo| ωP时,环路不能进入锁定状态、环路锁定后若ωo发生变化使| ωo> ωH,环路不能保持锁定状态.这两种情况下,环路都将处于失锁状态.失锁状态下ud(t)是一个上下不对称的差拍电压,当ωI>ωo,ud(t)是上宽下窄的差拍电压;反之ud(t)
27 是一个下宽上窄的差拍电压.环路对θI(t)呈低通特性,即环路可以将θI(t)中的低频成分传递到输出端,θI(t)中的高频成分被环路滤除.或者说,θo(t)中只含有θI(t)的低频成分,θI(t)中的高频成分变成了相位误差θe(t).所以当uI(t)是调角信号时,环路对uI(t)等效为一个带通滤波器,离ωI较远的频率成分将被环路滤掉.环路自然谐振频率ωn及阻尼系数ζ(具体公式在下文中给出)是两个重要参数.ωn越小,环路的低通特性截止频率越小,等效带通滤波器的带宽越窄;ζ越大,环路稳定性越好.
当环路输入端有噪声时,θI(t)将发生抖动,ωn越小,环路滤除噪声的能力越强.实验一中的电荷泵锁相环4046的性能与模拟环相似,所以它可以将一个周期不恒定的信号变为一个等周期信号.有关锁相环理论的详细论述,请读者参阅文献[3.对2DPSK信号进行平方处理后得此信号中只含有直流和2ωc频率成分,理论上对此信号再进行隔直流和二分频处理就可得到相干载波.锁相环似乎是多余的,当然并非如此.实际工程中考虑到下述问题必须用锁相环:平方电路不理想,其输出信号幅度随数字基带信号变化,不是一个标准的二倍频正弦信号.即平方电路输出信号频谱中还有其它频率成分,必须滤除.接收机收到的2DPSK信号中含有噪声(本实验系统为理想信道,无噪声),因而平方电路输出信号中也含有噪声,必须用一个窄带滤波器滤除噪声.锁相环对输入电压信号和噪声相当于一个带通滤波器,我们可以选择适当的环路参数使带通滤波器带宽足够小.当固有频差为0时,模拟环输出信号的相位超前输入相位90°,必须对除2电路输出信号进行移相才能得到相干载波.移相电路由两个单稳态触发器U56:A和U56:B构成.U56:A
被设置为上升沿触发,U56:B为下降沿触发,故改变U56:A输出信号的宽度即可改变U56:B输出信号的相位、从而改变相干载波的相位.此移相电路的移相范围小于90°.
可对相干载波的相位模糊作如下解释.在数学上对cos2ωct进行除2运算的结果是cosωct或-cosωct.实际电路也决定了相干载波可能有两个相反的相位、因二分频器的初始状态可以为0也可以是1.在本套实验装置中、鉴相器,环路滤波器,压控振荡器采用数字集成琐相环芯片CD4046,
现对此芯片介绍如下:CD4046是一数字集成锁相环,它包括鉴相器和压控振荡器.它的组成框图如上图所示.
该片内有两个鉴相器供选择,一个是异或门鉴相器,一个是鉴频-鉴相器.
28 本实验使用数字信源,数字调制及载波同步三个模块.
1. 熟悉上述三个模块的工作原理.
2. 将信源模块的BS,NRZ,CLK分别连接到数字调制模块的BS_IN,NRZ_IN和CLK_IN,再将调制模块的2DPSK连接到载波同步模块的2DPSK-IN.打开交流电源开关和三个模块的电源开关,用示波器观察2DPSK是否正常.
3. 观察电路中各关键点的波形,观察锁相环的工作波形.
4. 观察相干载波相位模糊现象使环路锁定,用示波器同时观察数字调制单元的CAR和载波同步单元的CAR-OUT.
反复断开、接通电源可以发现这两个信号有时同相、有时反相.总结用平方环提取相干载波的原理及相位模糊现象产生的原因.
[实验设备]
29 掌握2DPSK相干解调原理.用示波器观察2DPSK相干解调器各点波形.
(A) 2PSK解调:只能用相干解调法设收发滤波器及信道对2PSK信号波形无影响、各点波形如下设用平方环提取相干载波÷2电路有1和0两个不同的初始状态、故其输出信号有0,π两个不同相位的信号.用其它方法(如castos环等)提取相干载波时也会出现上述现象,此为相干载波相平方锁相环÷2带通cosωctBPFLPF抽样判决抽样判决a bc
30 位模糊现象.由于有两种相干载波,使解调输出现两种可能,即m(t)或)t(m.故工程上不用2PSK,而用2DPSK.
(B) 2DPSK解调设收发滤波器及信道对2DPSK信号波形无影响、则各点波形如下此处设fc=RB,实际工作中并不要求载波与码速率满足某一关系.
码反变换输出的第一位可任意选取.
(2)差分相干解调(相位比较法)当码元宽度Ts与载波周期TC满足一定关系时才能用此方法解调2DPSK
设TS=KTc 则判决规则为:0BPFTsLPF抽样判决位同步a 解调码反变换bk
011100 信息代码(发ak)
31
若csT)5.0K(T=则判决规则为:
1 可用相干解调或差分相干解调法(相位比较法)解调2DPSK信号.在相位比较法中、要求载波频率为码速率的整数倍、当此关系不能满足时只能用相干解调法.本实验系统中、2DPSK载波频率等码速率的13倍、两种解调方法都可用.实际工程中相干解调法用得最多.相乘器运放整形抽样器码反变换AK-OUTBK -IN图5-1 2DPSK相干解调本实验采用相干解调法解调2DPSK信号.图5-1,图5-2分别为两个解调器的方框图和电原理图.2DPSK解调模块上有以下测试点及输入输出点:2DPSK-IN 2DPSK信号输入点测试点CAR-IN 相干载波输入点MU 相乘器输出信号测试点LPF 低通,运放输出信号测试点CM-OUT 整形输出信号的输出点测试点BK 解调输出相对码测试点AK-OUT 解调输出绝对码的输出点测试点2DPSK解调器方框图中各单元与电路图中元器件的对应关系如下:
相乘器U29:模拟乘法器MC1496低通滤波器R31,C2
运放U30:运算放大器UA741
整形U59A,B:74HC04
抽样器U32:A:双D触发器7474
码反变换器U32:B:双D触发器7474;U33:A:异或门7486
32 图5-2 2DPSK解调器
33 下面对2DPSK相干解调电路中的一些具体问题加以说明.比较器的输出CM-OUT为TTL电平信号,它不能作为相对码直接送给码反变器,因为它并不是一个标准的单极性非归零码、其单个1码对应的正脉冲的宽度可能小于码元宽度,也可能大于码元宽度.另外,当LPF中有噪声时,CM-OUT中还会出现噪声脉冲.
异或门74LS86输出的绝对码波形的高电平上叠加有小的干扰信号,经U34整形后即可去掉.DPSK相干解调器模块各点波形示意图如图5-3所示.图中设相干载波为π相.
图5-3 2DPSK相干解调波形示意图必须说明一点、 2DPSK解调的信号码不能为全0或全1,否则抽样判决器不能正常工作.本实验使用数字信源模块,数字调制模块,载波同步模块,2DPSK解调模块,它们之间的信号连结方式如图5-5所示.实际通信系统中、解调器的位同步信号来自位同步提取单元.
本实验中这个信号直接来自数字信源.在做2DPSK解调实验时,位同步信号送给2DPSK解调单元.
34 图5-5 数字解调实验连接图
1. 按图5-5将五个模块的信号输出、输入点连在一起.打开交流电源开关和各使用模块
3. 2DPSK解调实验(1) 用数字信源的FS信号作为示波器外同步信号,将示波器的CH1接数字调制单元的BK,CH2接2DPSK解调单元的MU.MU与BK同相或反相、其波形应接近图5-3所示的理论波形.
(2) 示波器的CH2接LPF,可看到LPF与MU反相.当一帧内BK中1码0码个数相同时,LPF的正,负极性信号与0电平对称,否则不对称.
(3) 断开、接通电源若干次,使数字调制单元CAR信号与载波同步单元CAR-OUT信号同相、观察数字调制单元的BK与2DPSK解调单元的MU,LPF,BK之间的关系,再观察数字调制单元中AK信号与2DPSK解调单元的信号之间的关系.
(5) 再断开、接通电源若干次,使CAR信号与CAR-OUT信号反相、重新进行步骤(3)中的观察.在进行上述各步骤时应注意运放是一个反相放大器.设绝对码为相干载波频率等于码速率的1.5倍、根据实验观察得到的规律,画出CAR-OOT与CAR同相、反相时2DPSK相干解调波形,总结2DPSK克服相位模糊现象的机理(设运放无倒相作用).
35
1. 掌握数字锁相环工作原理以及微分整流型数~字锁相环的快速捕获原号理.
2. 掌握用数字环提取位同步信号的原理及对信息代码的要求.
3. 掌握位同步器的同步建立时间,同步保持时间,位同步信号同步抖动等概念.
1. 观察数字环的失锁状态、锁定状态.
2. 观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差,信息代码的关系.
3. 观察数字环位同步器的同步保持时间与固有频差之间的关系.
一、位同步方法
1. 滤波法r(t)来自相干解调器或非相干解调器的低通滤波器,在最佳接收机中则视具体情况确定r(t)的来源.波形变换输出信号中必须含有频率等于码速率的高散谱.若信道中传输的是BNRZ码或2DPSK信号,则波形变换单元可由比较、微分,整流等三部分构成,波形示意图如下若间串扰且无噪声,则ui(t)脉冲的上升沿都应与各码元的开始时间对齐,它的频谱中包含有位同步信号重复频率的离散谱成分,滤波,脉冲形成及移相后可得到理想的位同步r(t) ui(t) u0(t)cp(t) 波形变换窄带带通脉冲形成移相t比较器输微分输信号.码间串扰和噪声使位同步器输出的位同步信号在一定范围内抖动.信息码中的连1或连0码也会造成位同步信号相位抖的.连1或连0个数越多,滤波输出信号uo(t)的周期和幅度变化越大,位同步输出信号的相位抖动也越大.因此在基带传输系统中常采用HDB3码、在数字调制传输中常将信号源输出的数字基带信号位进行扰码处理以减少连1和连0的个数.
2. 锁相环法
⑴模拟锁相环模拟锁相环要求输入一个正弦信号或周期和幅度不恒定的准正弦信号.环路对此输入信号可等效为一个带通滤波器,其品质因数LBQS,式中fS为环路工作频率即位同信号重复频率,BL为环路带宽.BL正比环路自然谐频率ωn .可以通过合理的环路设计,使环路的等效带通滤波器带宽小至几赫兹、从而使位同步信号相位抖动足够小.
⑵模数混合锁相环(常用电荷泵锁相环)环路中的PD是数字电路,LF是模拟也路,VCO的振荡频率可在控制电压的作用下连续变化,其电路可以是模拟式的也可以是数字式的.PD要求输入周期的或准周期的TTL信号.
⑶数字环数字环由数字电路构成,也可由软件构成或某些部件由软件完成.介绍实验中使用的数字环工作原理称数字环中的鉴相为数字鉴相器(DPD),环路滤波器为数字环路滤波器(DCF),压控振荡器为数控振荡器(DCO).ui为单极性码、码速率为fS,环路锁定时uo脉冲位于码元中间,ud脉冲宽度等于码元宽度的一半,Nd等于No2.不考虑DLF即Nc=Nd时环路的工作原理可用下图来说明:ud NNuo(位同步信号)PD 量化器DLF DCO
37 DCO是一个分频,其分频比受Nc控制(由软件完成),当odcNN时,将DCO分频比由No变为dN,则下一个uo脉冲就处于码元中间,满足锁定要求,DCO的分频比改变一次后立即恢复为No,于是对DCO相位调整一次就可使环路进入锁定状态.
DLF可减小噪声对位同步相位抖动的影响.环路的时钟频率fo的标移值等于NofS,但实际值有一定误差,故DCO输出频率与码速率也有一定误差,这种误差导致位同步信号的相位抖动.另外,连1或连0个数越多,位同步相位抖动也越大.这种抖动是由环路的工作特点决定的.在两次鉴相之间,DCO不受控制,因此上述频差必然造成DCO输出信号相位偏离码元中间.连1或连0个数越多,两次鉴相之间的时间间隔也越大,因此位同步信号相位偏移也越大.模拟锁相环的工作频率最高,抗噪声性能最好.数字锁相环的工作频率较低,因为它的时钟信号频率fo=NofS,为使同步信号的相位误差足够小,No必须足够大,但高稳定度晶体的工作频率fo的上限一般为几十MHz,所以位同步信号频率fS不可能很高.电荷泵锁相环位同步动工作频率低于模拟环,高于数字环,抗噪性能低于模拟环.
二、位同步系统性能用窄带带通滤波,模拟锁器相环以及电荷泵锁相环构造的位同步器的同步误差,同步建立时间以及同步保持时间与滤波器Q值,环路自然潜振频率之间的关系同载波同步系统.
下面介绍数字锁相环位同步系统的性能指标
1. 同步建立时间tS 最大起始相差为π或-π、若DCO相位调整量每次为2πNo则最多需调整oN次.设0,1等概,鉴相器工作m次后DLF对DCO调整一次相位、开环状态uoudNdNo2No2闭环则SoSSTNmmT
2 若对DCO调整一次就可使环路锁定(如上述数字环),则ts=2mTS (不含软件执行时间).
2. 同步保持时间tc 设发射机、接收机的时钟稳定度为η,则DCO输出信号频率与环路输入信号码速之间的最大误差为2ηfs.若允许位同步信号的最大相位误差为2πε,则4ηfSπtc=2πε,由此得scfηε
2 tc应大于DCO两次调整之间的时间间隔.tc越大,允许连1码或连0码越长.
3. 同步误差稳态误差eNθ
2 max= 此为量化误差随机误差由输入噪声产生,其大小与DLF有关.
三、同步误差对误码率的影响同步误差使误码率增大,因同步信号偏离了被采样信号的最大值对应的时间.
2PSK最佳接收机))1((eTEQnP = 式中Te为用时间表示的同步误差
四、电路原理位同步电路的原理框图,波形图和电路图分别如图6-2,图6-3和图6-4所示.
1. 位同步模块有以下测试点及输入输出点:S-IN 基带信号输入,测试点BS-OUT 位同步信号输出、测试点T_1 微分器输出测试点T_2 整流器输出测试点T_3 附加脉冲测试点T_4 扣除脉冲测试点T_5 附加脉冲控制测试点ADD 附加脉冲测试点DEL 扣除脉冲测试点
2. 图6-2中各单元与图6-3中元器件的对应关系如下:
晶振X1:晶体;微分器FPGA放大器FPGA整流器FPGA单稳电路FPGA分频器FPGA门电路FPGA
五、工作原理在本系统中采用的是微分整流型数字锁相环,它主要由波形转换电路及数字锁相器组成.
1. 波形转换电路波形转换电路主要由一微分,整流电路组成,码元信号经微分,整流后就可以提出位同步信号分量,其波形如图6-1所示、原理框图如图6-2所示.图6-1 基带信号微分,整流波形
2. 数字锁相数字锁相的原理方框图如图6-2所示、它由稳定度振荡器,分频器,相位比较器和控制器组成.其中、控制器包括图中的扣除门,附加门和或门.高稳定度振荡器产生的信号经整形电路变成周期性脉冲,然后经控制器再送入分频器,输出位同步脉冲序列.若接收码元的速率为F(波特)、则要求位同步脉冲的重复速率也为F(赫).这里晶振的振荡频率设计在nF(赫)、由晶振输出经整形得到重复频率为nF(赫)的窄脉冲(图6-3中的b(b)).如果接收端晶振输出经n次分频后,不能准确地和收到的码元信号同频同相、这时就要根据相位比器输出的误差信号,通过控制器对分频器进行调整.从经微分,整流后的码元信息中就可以获得接收码元所有过零点的信息,其工作波形如图6-1所示.得到接收码元的相位后,再将它加于相位比较器去比较.首先,先不管图中的单稳3,设接收信号为不归零脉冲(波形a),我们将每个码元的宽度分两个区、前半码元称为滞后区、即若位同步脉冲波形b
40 落入此区、表示位同步脉冲的相位滞后于接收码元的相位;同样,后半码元称为超前区.
接收码元经微分整流、并经单稳4电路后,输出如波形e所示的脉冲.
当位同步脉冲波形b(它是由n次分频器d端的输出、取其上升沿而形成的脉冲)位于超前区时,波形e和分频器d端的输出波形d使与门A有输出、该输出再经过单稳1就产生一超前脉冲(波形f).若位同步脉冲波形b(图中的虚线表示)落于滞后区、分频器c端的输出波形(c端波形和d端波形为反相关系)如波形c所示、则与门B有输出、再经过单稳2产生一滞后脉冲(波形g).这样,无论位同步脉冲超前或滞后,都会分别送出超前或滞后脉冲对加于分频器的脉冲进行扣除或附加,因而达到相位调整的目的.
现在讨论图中的单稳3的作用.同波形图看到,位同步脉冲帅分频器d端输出波形(波形d)的正沿而形成的,所以相位调整的最后结果应该合波形d的正沿对齐窄脉冲e(即d的正沿位于窄脉冲之内).若d端产输出波形最后调整到如波形图d所示的位置,则A,B两个与门都有输出;先是通过与门B输出一个滞后脉冲,后是通过与门A输出一超前脉冲.这样调整的结果使位同步信号的相位稳定在这一位置,这是我们所需要的.然而、如果d端的输出波形调整到波形图d的位置,这时,A,B两个与门出都有输出、只是这时是先通过A门输出一超前脉冲,而后通过B门输出一滞后脉冲.如果不采取措施,位同步信号的相位也可以稳定在这一位置,则输出的位同步脉冲(波形b)就会与接收码元的相位相差180°.克服这种不正确锁定的办法,是利用在这种情况下A门先有输出的这一特点.当A门先有输出单稳1单稳2附加门扣除门或门N次分频单稳3微分整流单稳4非门图6-2 位同步器方框图位同步脉冲接收码元图6-3 波形图时,这个输出一方面产和超前脉冲对锁相环进行调整;另一方面,这个输出经单稳3产生一脉冲将与门B封闭、不会再产生滞后脉冲.这样通过A六不断输出超前脉冲,就可以高速分频器的输出的相位、直到波形d的正沿对齐窄脉冲(波形e)为止.
1. 数字锁相抗干扰性能的改善由图6-3可见、若干扰很小,它使波形e中窄脉冲左右摆动的幅度不大,那么,波形d的正沿位置可能仍在波形e的窄脉冲宽度之内.这时,由于送出的超前、滞后脉冲相互抵消,因而位同步脉冲的相位仍稳定不变.若干扰较大,使波形图b的位同步脉冲忽落入超前区、忽落入区滞后,锁相环就要进行调整了,这就会引起不希望的相位抖动.此时,我们可以仿照模拟锁相环鉴相器后加有环路滤波器的方法,在数字锁相环的鉴相器后也可加一个数字式滤波器.图6-5显示了这种方案的原理框图.在图中包含了一个计超前脉冲数和一个计滞后脉冲数的N计数器,超前脉冲或滞后脉冲还通过或门加于一M计数器.选择(N ωH,环路不能保持锁定状态.这两种情况下,环路都将处于失锁状态.失锁状
46 本实验使用数字信源模块和模拟锁相环模块,位同步模块.
1. 熟悉模块的工作原理.
2. 用示波器观察锁相环的锁定状态、失锁状态. 环路锁定时,环路输入信号频率等于反馈信号频率,即F-OUT与VCO的频率相等、这时如观察ud为近似锯型波的稳定波形.环路失锁时环路输入信号频率与反馈信号频率不相等、即此时F-OUT与VCO的频率不相等、这时如观察ud为不稳定波形.
根据上述特点可判断环路的工作状态、具体实验步骤如下:
47 1)观察锁定状态与失锁状态接通电源后用示波器观察ud,若ud为稳定波形,则调节模块上的电位器,ud随电位器减小而减小,随电位器增大而增大,这说明环路处于锁定状态.用示波器两路探头同时观察F-OUT和VCO,可以看到两个信号频率相等.也可以用频率计分别测量F-OUT和VCO频率.在锁定状态下,向某一方向变化电位器,可使ud由稳定的波形变为不稳定,F-OUT和VCO频率不再相等、环路由锁定状态变为失锁.接通电源后ud也可能是不稳定的差拍信号,表示环路已处于失锁状态.失锁时ud的最大值和最小值就是锁定状态下ud的变化范围(对应于环路的同步范围).环路处于失锁状态时,F-OUT和VCO频率不相等.调节电位器使ud的差拍频率降低,当频率降低到某一程度时ud会突然变成稳定的信号,环路由失锁状态变为锁定状态.2)测量同步带与捕捉带将双踪示波器两路探头分别接在F-OUT(锁相环输入频率fi )和VCO端,调节电位器, 使环路处于良好的锁定状态、即示波器上两路波形不但清晰稳定,而且要尽可能地保持很小的相位差.
(1) 同步带测量:缓慢调节电位器使F-OUT端的频率fi向下,直到刚好出现失锁现象时停止调节电位器,记下此时的锁相环输入频率fi1; 缓慢调节电位器使F-OUT端的频率fi向上,使环路重新锁定, 直到再次出现失锁现象时停止调节电位器,记下此时的信号源输出频率fi2,则环路的同步带为fi1-fi2.
(2) 捕捉带测量:缓慢调节电位器,使F-OUT端的频率fi向下出现失锁现象,向上缓慢调节fi,直到环路刚好入锁、记下此时的信号源输出频率fi3; 然后向上调节fi,使环路重新失锁后,再向下缓慢调节fi直到环路刚好入锁、记下此时的信号源输出频率fi4则环路的捕捉带为fi4-fi3.3)观察环路的捕捉过程先使环路处于失锁定状态、慢慢调节电位器,使环路刚刚进入锁定状态后断开电源,再接通电源,用示波器观察ud,可以发现ud由不稳定信号变为稳定的波形的变化瞬态过程.
ud的这种变化表示了环路的捕捉过程.
1. 总结锁相环锁定状态及失锁状态的特点.
2. 根据实验结果计算环路同步带fH及捕捉带fP .
3. 设VCO固有振荡频率f0 不变,环路输入信号频率可以改变,试拟订测量环路同步带及捕捉带的步骤.
48
1. 掌握巴克码识别原理.
2. 掌握同步保护原理.
3. 掌握假同步,漏同步,捕捉态、维持态概念.
1. 观察帧同步码无错误时帧同步器的维持态.
2. 观察帧同步码有一位错误时帧同步器的维持态和捕捉态.
3. 观察同步器的假同步现象和同步保护作用.
(A)原理说明
一、帧同步码插入方式及码型
1.集中插入(连贯插入)在一帧开始的n位集中插入n比特帧同步码、PDH中的A律PCM基群,二次群,三次,四次群, 律PCM二次群,三次群,四次群以及SDH中各个等级的同步传输模块都采用集中插入式.
2.分散插入式(间隔插入式)n比特帧同步码分散地插入到n帧内、每帧插入1比持、律PCM基群及M△系统采用分散插入式.分散插入式无国际标准,集中插入式有国际标准.帧同步码出现的周期为帧周期的整数信,即在每N帧(N≥1)的相同位置插入帧同步码.
3.帧同步码码型选择原则(1)假同步概率小(2)有尖锐的自相关特性,以减小漏同步概率如A律PCM基群的帧同步码为001101,设1对应正电平1,0码对应负电平-1,则此帧同步码的自相关特性如下图所示j
二、帧同步码识别介绍常用的集中插入帧同步码的识别方法.设帧同码为当帧同步码全部进入移位寄存器时它的7个输出端全为高电平,相加器3个输出端全为高电平,表示ui=124=7.门限L由3个输入电平决定,它们的权值分别为1,2,4.比较器的功能为<≥Luui,1
据此可得以下波形:
三、识别器性能设误码率为Pe,n帧码位、L=n-m,(即允许帧同步码错m位)、求漏识别概率P1和假识别概率P2以及同步识别时间ts.
1.漏识别概率正确识别概率为∑meenPPC)1(γγγγ,故∑eepPnP1)1((1γγγ,m=0时enPP≈1门限L越低,Pe越小,则漏识别概率越小.
2.假识别概率n位信码产生一个假识别信号的概率为nnPmCP=∑20222时门限越高,帧码位数越多,则假识别概率越小.
3.同步识别时间ts P1=P2=0时,ts=NTs,N为一个同步帧中码元位数,Ts为码元宽度一个同步帧中产生一个假识别信号概率为22)(NPPnN≈,故当P1≠0,P2≠0时比较器门限L移位寄存器PCM码流QQQQQ QQx数据码x数据码此脉冲对齐第一位数据
50 分散插入帧同步码的同步识别时间为ssTNt2=可见集中插入式同步识别时间远小于分散插入式的同步识别时间.
四、同步保护无同步保护时,同步系统的漏同步概率PL等于识别器漏识别概率P1,假同步概率Pj等于识别器的假识别概率平P2.由上述分析可见.当信道误码率一定时,增大帧码长度,降低门限可减少漏同步概率,同时使假同步概率也足够低,但帧码太长,将降低有效信息的传输速度,是不允许的.这一矛盾可用同步保护电路解决.
1.后方保护当帧同步系统处于捕捉态时,连续α个同步帧时间内识别器有输出时,同步系统进入同步状态、输出帧同步信号.此措施可减小假同步概率.也可以在采取此措施的同时提高门限电平以进一步减小假同步概率.
2.前方保护当帧同步系统处于同步态时,连续β个同步帧时间内识别器检测不到帧同步码、则系统回到捕捉态.此措施可以减小漏同步(假失步)概率.也可以在采取此措施的同时降低限电平,以进一步减小漏同步概率.
3.同步性能设门限等于帧码码元数n,同步帧长为N比持、同步周期为TF秒,则同步建立时间FnpTnPNαα]1[(B)电路原理在时分复用通信系统中、为了正确地传输信息,必须在信息码流中插入一定数量的帧同步码、可以集中插入,也可以分散插入.本实验系统中帧同步码为7位巴克码、集中插入到每帧的第2至第8个码元位置上.帧同步模块的原理框图及电原理图分别如图8-1,图8-2所示.NRZ-IN 数字基带信号输入点(2个)
51 BS-IN 位同步信号输入点(2个)GAL 巴克码识别器输出信号测试点÷24 24分频器输出信号测试点TH 判决门限电平测试点FS-OUT 帧同步信号输出点测试点(3个)
图8-1中各单元与图8-2中元器件的对应关系如下:÷24分频器计数器;移位寄存器四位移位寄存器相加器可编程逻辑器件判决器可编程逻辑器件单稳单稳态触发器与门1 与门与门2 与门与门3 与门与门4 与门或门或门÷3分频器计数器触发器JK触发器÷24单稳与门3与门移位寄存器判决器S 触Q发R 器Q÷3THFS-OUTS-IN置零VCGAL÷24图8-1 帧同步模块原理框图
52 从总体上看,本模块可分为巴克码识别器及同步保护两部分.巴克码识别器包括移位寄存器,相加器和判决器,图7-1中的其余部分完成同步保护功能.移位寄存器由两片74175组成,移位时钟信号是位同步信号.当7位巴克码全部进入移位寄存器时,U50的Q1,Q2,Q3,Q4及U51的Q2,Q3,Q4都为1,它们输入到相加器U52的数据输入端D0~D6,U52的输出端Y0,Y1,Y2都为1,表示输入端为7个
1.若Y2Y1Y0=100时,表示输入端有4个1,依此类推,Y2Y1Y0的不同状态表示了U52输入端为1的个数.判决器U53有6个输入端.IN2,IN1,IN0分别与U52的Y2,Y1,Y0相连,L2,L1,L0与判决门限控制电压相连,L2,L1已设置为1,而L0由同步保护部分控制,可能为1也可能为0.在帧同步模块电路中有发光二极管指示灯P3与判决门限控制电压相对应、即与L0对应、灯亮对应1,灯熄对应0.判决电平测试点TH就是L0信号,它与指示灯P3状态相对应.当L2L1L0=111时门限为7,灯亮,TH为高电平;当L2L1L0=110时门限为6,P3熄,TH为低电平.当U52输入端为1的个数(即U53的IN2IN1IN0) 大于或等于判决门限于L2L1L0,识别器就会输出一个脉冲信号.当基带信号里的帧同步码无错误时(七位全对)、把位同步信号和数字基带信号输入给移位寄存器,识别器就会有帧同步识别信号GAL输出、各种信号波形及时序关系如图8-3所示、GAL信号的上升沿与最后一位帧同步码的结束时刻对齐.图中还给出了÷24信号及帧同步器最终输出的帧同步信号FS-OUT,FS-OUT的上升沿稍迟后于GAL的上升沿.
÷24图8-3 帧同步器信号波形÷24信号是将位同步信号进行24分频得到的,其周期与帧同步信号的周期相同(因为一帧24位是确定的),但其相位不一定符合要求.当识别器输出一个GAL脉冲信号时(即捕获到一组正确的帧同步码)、在GAL信号和同步保护器的作用下,÷24电路置零,从而使输出的÷24信号下降沿与GAL信号的上升沿对齐.÷24信号再送给后级的单稳电路,单稳设置为下降沿触发,其输出信号的上升沿比÷24信号的下降沿稍有延迟.
同步器最终输出的帧同步信号FS-OUT是由同步保护器中的与门3对单稳输出的信号及
53 状态触发器的Q端输出信号进行与运算得到的.电路中同步保护器的作用是减小假同步和漏同步.当无基带信号输入(或虽有基带信号输入但相加器输出低于门限值)时,识别器没有输出(即输出为0),与门1关闭、与门2打开、单稳输出信号通过与门2后输入到÷3电路,÷3电路的输出信号使状态触发器置0,从而关闭与门3,同步器无输出信号,此时Q的高电平把判决器的门限置为7(P3灯亮),且关闭或门,打开与门1,同步器处于捕捉态.只要识别器输出一个GAL信号(因为判决门限比较高,这个GAL信号是正确的帧同步信号的概率很高),与门4就可以输出一个置零脉冲使÷24分频器置零,÷24分频器输出与GAL信号同频同相的的周期信号(见图7-3).识别器输出的GAL脉冲信号通过与门1后使状态触发器置1,从而打开与门3,输出帧同步信号FS-OUT,同时使判决器门限降为6(P3灯熄),打开或门,同步器进入维持状态.在维持状态下,因为判决门限较低,故识别器的漏识别概率减小,假识别概率增加.但假识别信号与单稳输出信号不同步,故与门1,与门4不输出假识别信号,从而使假识别信号不影响÷24电路的工作状态、与门3输出的仍是正确的帧同步信号.实验中可根据判决门限指示灯P3判断同步器处于何种状态、P3亮为捕捉态、P3熄为同步态.在维持状态下,识别器也可能出现漏识别.但由于漏识别概率比较小,连续几帧出现漏识别的概率更小.只要识别器不连续出现三次漏识别、则÷3电路不输出脉冲信号,维持状态保持不变.若识别器连续出现三次漏识别、则÷3电路输出一个脉冲信号,使维持状态变为捕捉态、重新捕捉帧同步码.不难看出、若识别器第一次输出的脉冲信号为假识别信号(即首次捕获到的是信息数据中与帧同步码完全相同的码元序列),则系统将进入错误的同步维持状态、由于本实验系统是连续传输以一帧为周期的周期信号,所以此状态将维持下去,但在实际的信息传输中不会连续传送这种周期信号,因此连续几帧都输出假识别信号的概率极小,所以这种错误的同步维持状态存在的时间是短暂的.当然,同步保护器中的÷3电路的分频比也可以设置为其它值,此值越大,在维持状态下允许的识别器的漏识别概率也越大.在维持态下对同步信号的保护措施称为前方保护,在捕捉态下的同步保护措施称为后方保护.本同步器中捕捉态下的高门限属于后方保护措施之一、它可以减少假同步概率,当然还可以采取其它电路措施进行后方保护.低门限及÷3电路属于前方保护,它可以保护已建立起来的帧同步信号,避免识别器偶尔出现的漏识别造成帧同步器丢失帧同步信号即减少漏同步概率.同步器中的其它保护电路用来减少维持态下的假同步概率.
54 图8-2 帧同步模块电路图
55
1.熟悉数字信源模块和帧同步模块,用实验导线连接数字信号源和帧同步的NRZ OUT 和S IN,BS OUT和BS IN,打开交流电源开关和各使用模块电源开关.
2.观察同步器的维持态(同步态)将数字信源模块的K4(左边的8位微动开关)置于×状态(110010为帧同步码、×是无定义位、可任意置1或置0),K2,K3置于任意状态(但不要出现与1110010相同或只差一位的码序列),示波器CH1接NRZ-OUT,CH2分别接GAL,÷24,TH及FS-OUT,
观察并纪录上述信号波形(注意:TH为0电平,帧同步模块的指示灯熄).使信源帧同步码(注意是K4的第2位到第8位)中错一位、重新作上述观察,此时GAL,÷24,TH,FS-OUT应不变.使信源帧同步码再错一位重作上述观察,此时同步器应转入捕捉态、仅÷24波形不变(为什么,请思考).
3.观察同步器的捕捉态(失步态)先断开帧同步模块输入信号S-IN,然后使信源帧同步码只错一位、数据代码中不出现序列,然后接通帧同步模块输入信号,则同步器处于失步态.示波器CH1接NRZ-OUT,CH2分别接GAL,÷24,TH及FS-OUT,观察并记录上述信号波形.使帧同步码恢复为观察÷24信号相对于NRZ-OUT信号的相位变化,分析同步器从失步态转为同步态的过程.
4.观察识别器假识别现象及同步保护器的保护作用. 将K4置于×1110010状态、K2,K3不出现1110010状态、同步器处于同步状态后,再使K2或K3出现1110010状态(或与1110010状态有一位不同)、示波器CH1接NRZ-OUT,CH2分别接GAL和FS-OUT,观察识别器假识别现象及同步保护电路的保护作用.
1. 根据实验结果,画出同步器处于同步状态及失步状态时同步器各点波形.
2. 本实验中同步器由同步态转为捕捉态时÷24信号相位为什么不变
3. 同步保护电路是如何使假识别信号不形成假同步信号的
4. 试设计一个后方保护电路,使识别器连续两帧有信号输出且这两个识别脉冲的时间间隔为一帧时,同步器由失步态转为同步态.
56
1. 掌握时分复用数字基带通信系统的基本原理及数字信号传输过程.
2. 掌握位同步信号抖动,帧同步信号错位对数字信号传输的影响.
3. 掌握位同步信号,帧同步信号在数字分接中的作用.
1. 用数字信源模块,数字终端模块,位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统,使系统正常工作.
2. 观察位同步信号抖动对数字信号传输的影响.
3. 观察帧同步信号错位对数字信号传输的影响.
4. 用示波器观察分接后的数据信号,用于数据分接的帧同步信号,位同步信号.
本实验使用数字信源模块,数字终端模块,位同步模块及帧同步模块.
1. 数字终端模块工作原理:原理框图如图9-1所示.它输入单极性非归零信号,位同步信号和帧同步信号,把两路数据信号从时分复用信号中分离出来,输出两路串行数据信号和两个8位的并行数据信号.
两个并行信号驱动16个发光二极管,左边8个发光二极管显示第一路数据,右边8个发光二极管显示第二路数据,二极管亮状态表示1,熄灭状态表示0.两个串行数据信号码速率为数字源输出信号码速率的13.在数字终端模块中、有以下测试点及输入输出点:FS-IN 帧同步信号输入点S-IN 时分复用基带信号输入点SD 抽样判后的时分复用信号测试点BD 延迟后的位同步信号测试点FD-D 整形后的帧同步信号测试点D1 分接后的第一路数字信号测试点B1 第一路位同步信号测试点F1 第一路帧同步信号测试点D2 分接后的第二路数字信号测试点B2 第二路位同步信号测试点F2 第二路帧同步信号测试点延迟1延迟2整形延迟3FS-INFDBD显示串并变换串并变换并串变换SD-D显示图9-1 数字终端原理方框图图9-2为数字终端电原理图.图9-1中各单元与图9-2中的元器件对的应关系如下:延迟1 单稳态多谐振荡器延迟2 D触发器整形单稳态多谐振荡器,D触发器延迟3 移位寄存器÷3 二进制寄存器串并变换八级移位寄存器并串变换八级移位寄存器显示发光二极管延迟1,延迟2,延迟3,整形及÷3等5个单元可使串并变换器和并串变换器的输入信号SD,位同步信号及帧同步信号满足正确的相位关系,如图9-3所示.
移位寄存器把FD延迟个码元周期,得到即F1)和FD-16(即F2)等4个帧同步信号.在FD-7及BD的作用下,串并转换器将第一路串行信号变成第一路8位并行信号,在FD-15和BD作用下,串并转换器将第二路串行信号变成
第二路8位并行信号.在F1及B1的作用下,并串转换器将第一路并行信号变为串行信号D1,在F2及B2的作用下,并串转换器将第二路并行信号变为串行信号D2.B1和B2的频率为位同步信号BS频率的13,D1信号,D2信号的码速率为信源输出信号码速率的13.
串并转换器输出的并行信号送给显示单元.根据数字信源和数字终端对应的发光二极管的亮熄状态、可以判断数据传输是否正确.
58 图9-2 数字终端电原理图
59 串并变换及并串变换电路都有需要位同步信号和帧同步信号,还要求帧同步信号的宽度为一个码元周期且其上升沿应与第一路数据的起始时刻对齐,因而送给移位寄存器U67的帧同步信号也必须符合上述要求.但帧同步模块提供的帧图9-3 变换后的信号波形同步信号脉冲宽度大于两个码元的宽度,且帧同步脉冲的上升沿超前于数字信源输出的基带信号第一路数据的起始时刻约半个码元(帧同步脉冲上升沿略迟后于位同步信号的上升沿,而位同步信号上升沿位于位同步器输入信号的码元中间,由帧同步器工作原理可得到上述结论)、故不能直接将帧同步器提取的帧同步信号送到移位寄存器U67的输入端.
终端模块将帧同步器提取的帧同步信号送到单稳U64的输入端,单稳U64设为上升沿触发状态、其输出脉冲宽度略小于一个码元宽度,然后用位同步信号BD对单稳输出抽样后得到FD,可通过电位器R2来改变BD的相位、从而得到两种不同的FD信号FD1,FD2,如图9-4所示.两种FD的宽度均为一个码元间隔、但FD1脉冲位于信号SD的数据1的第一位、而FD2脉冲位于信号SD的帧同步码的最后一位.正确工作状态下,BD上升沿应处于终端模块S-IN信号的码元中间,FD应为FD1,所以用FD1能正确分接出两路数据,而FD2比FD1超前一位、用FD2分接出来的数据是错误的(此数据有何规律,请思考).
应指出的是,当数字终端采用其它电路或分接出来的数据有其它要求时,对位同步信号及帧同步信号的要求将有所不同、但不管采用什么电路,都需要符合某种相位关系的帧同步信号和位同步信号才能正确分接出时分复用的各路信号.SD数据1 数据2 帧同步FD1FD2数据1数据2帧同步图9-4 SD和两种FD波形
2. 时分复用数字基带通信系统图9-5为时分复用数字基带通信系统原理方框图.复接器输出时分复用单极性不归零码(NRZ),码型变换器将NRZ码变为适于信道传输的传输码(如HDB3码等)、发滤波器主要用来限制基带信号频带,收滤器可以滤除一部分噪声,同时与发滤波器,信道一起构成间串扰的基带传输特性.复接器和分接器都需要位同步信号和帧同步信号.
BS位同步器噪声BSFS接收滤波器发送滤波器信道分接器识别器复接器帧同步器帧同步码型变换码型反变换图9-5 时分复用数字基带通信系统本实验中复接路数N=2,信道是理想的,即相当于将发滤波器输出信号无失真地传输到收滤波器.为简化实验设备,收,发滤波器也被省略掉.本实验的主要目的是掌握位同步信号及帧同步信号在数字基带传输中的作用,故也可省略码型变换和反变换单元.
1. 熟悉本次实验使用的数字信源,位同步,帧同步,数字终端这四个模块,按照图9-6 将这四个模块连在一起,打开交流电源开关和各模块的电源开关.数字终端图9-6 数字基带系统连接图
61
2. 用示波器CH1观察数字信源NRZ波形,判断是否工作正常.
3. 用示波器CH2观察位同步模块BS-OUT.
4. 将数字信源模块的K1置于×用示波器CH2观察帧同步模块FS-OUT波形及与NRZ相位关系,判断是否工作正常.
5. 当位同步单元、帧同步单元已正确地提取出位同步信号和帧同步信号时,通过发光二极管观察两路8bit数据是否已正确地传输到收终端.
6. 用示波器观察分接出来的两路8bit周期信号D1和D2.
7. 观察分接出来的两路信号,总结D1,D2与帧同步信号FD的关系.
1. 本实验系统中、为什么位同步信号在一定范围内抖动时并不发生误码在图8-5所示的实际通信系统中是否也存在此现象为什么.
2. 帧同步信号在对复用数据进行分接时起何作用,用实验结果加以说明.
3. 分析数字终端模块中串并变换和并串变换电路的工作原理.
(二进制数字调制系统的抗噪声性能及传输性能分析)
1. 掌握时分复用2DPSK通信系统的基本原理及数字信号的传输过程.
2. 掌握时分复用2FSK通信系统的基本原理及数字信号的传输过程.
1. 用数字信源,数字终端,数字调制,2DPSK解调、载波同步,位同步及帧同步等七个模块构成一个理想信道时分复用2DPSK通信系统并使之正常工作.
2. 用数字信源,数字终端,数字调制,2FSK解调、位同步及帧同步等六个模块,构成一个理想信道时分复用2FSK通信系统并使之正常工作.
(A) 二进制数字调制系统的抗噪声性能
一、数字调制系统间串扰条件
基带系统(输入信号为相同波形随机信号):≠)kT(hs∞适用于二进制及多进制系统线性数字调制系统(二进制或多进制ASK,PSK,QAM等)当h(t),H(f)与基带系统相同时,系统间串扰
调制系统频率特征:
式中设Hc(f)为降系数为α的余弦特性.波形形成发滤收滤波器δGm(f) GT(f) C(f)GR(f)定时脉冲Gmc(f)收滤波器GRc(f)调制gmc(t抽样判决fHc
63 LPF的作用是滤除和频,在0~(1α)W的范围内可为一常数间串扰的最大码速率为RB=2W(B) 系统的频带利用率(信道的频带利用率)
Hzbps(logW2Mααα当α=0时η间串扰码速率kRB=
数字调制系统间串扰频域条件为:C)nRf(HBc=∑
二.2ASK系统的抗噪性能
1.包络检波ωω= 设
0,0)KT(ssm ,且包络检波及低通的增益为1,则)KTs(vξfXcBPF 抽样判决fH
64 式中)kT(n)kT(nsss
2 c=ξ,是一个瑞利分布的随机变量,功率为2发1和发0时V(kTs)的分布)v(f1,)v(f0分别为vσavIσσ= 广义瑞利分布p
1 p)0(pp)1(pp= (设1,0等概)Pe最小的门限为最佳的限V,显然V应满足)v(f)v(f10=解得r=式中2ASK系统中应满足r>1要求此时exp[σπσ≈∫∫∞zexp(4re(fce
注: 近似公式:xeave∫∞ee
2.相干解调V av)kTs(vζ)(kTsncn=ζ是一个均值为0功率为2nσ的正分布随机变量.
利用基带系统的结论、可得:(erfc式中
2 = 为BPF输出信号的信噪比
三、2FSK
1. 非相干解调发1码时)kTs(n)]kTs(nakTs(v21σ2σ

pdf文档的标签：实验通信原理

更多推荐标签：前台工作表格部党组赞助协议书心理治疗指南内部控制定义国海证券河池心理学下载柠檬市场谈判方案行政区划简册电气创新银行岗位基层考核意见電解水餐饮调查问卷集体合同复习题的答案汽车的气压化妆品计划书换证申请优秀班级体驻店药师技术课件认识金属生物工程模块单元测试业绩报告范文汽車商務介绍第四叶经济类报告数空工作小结